PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-086805

(43) Date of publication of application: 20.03.2003

(51)Int.Cl.

H01L 29/786 H01L 21/316 H01L 51/00

(21)Application number : 2001-272607

(71)Applicant: RICOH CO LTD

(22)Date of filing:

07.09.2001


(72)Inventor: IECHI HIROYUKI

(54) THIN FILM TRANSISTOR AND ELECTRICAL INSULATION FILM AND METHOD OF MANUFACTURING THESE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a thin film transistor with reduced threshold operating voltage and an electrical insulation film, and also to provide a method of manufacturing these.

SOLUTION: The thin film transistor comprises (a) a source region composed of a source electrode 16 and a source electrical insulation layer 14, (b) a drain region which consists of a drain electrode 17 and a drain electrical insulation layer 15, (c) a channel region composed of an organic semiconductor layer 18 formed of at least an organic semiconductor material which connects the source region and the drain region, (d) a gate region composed of (1) a gate electrical insulation layer 13 provided along the lower surface of a portion of the channel region between the source region and the drain region, (2) a gate layer 11 formed of a semiconductor material provided on the lower surfaces on the same plane of the source region, the gate electrical insulation layer 13, and the drain region, and (3) a gate electrode 12 provided in the gate layer 11.



LEGAL STATUS

[Date of request for examination]

26.07.2006

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection] [Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-86805 (P2003-86805A)

(43)公開日 平成15年3月20日(2003.3.20)

(51) Int.Cl.7		識別配号	ΡI		5	γ-7]-ト*(参考)
H01L	29/786		H01L	21/316	S	5 F O 5 8
	21/316			29/78	618B	5 F 1 1 0
	51/00				617T	
					617U	
				29/28		

審査請求 未請求 請求項の数24 OL (全 13 頁)

(21)出願番号 特願2001-272607(P2001-272607)

(22)出顧日 平成13年9月7日(2001.9.7) (71) 出願人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72)発明者 家地 洋之

東京都大田区中馬込1丁目3番6号 株式

会社リコー内

(74)代理人 100060690

弁理士 撤野 秀雄

最終頁に続く


(57)【要約】

【課題】 トランジスタ動作のしきい電圧を低減した薄 膜トランジスタ、電気絶縁膜及びそれらの製造方法を低 コストで提供する。

【解決手段】 (イ) ソース電極16及びソース電気絶縁

層14からなるソース領域と、(p) ドレイン電極17及 びドレイン電気絶縁層15からなるドレイン領域と、 (^) 前記ソース領域と前記ドレイン領域とを結ぶ少なく とも有機半導体材料で構成される有機半導体層18から なるチャネル領域と、(=) ①前記ソース領域と前記ドレ イン領域との間の前配チャネル領域の下面に沿って設け たゲート電気絶縁層13、②前記ソース領域、前記ゲー ト電気絶縁層13及び前記ドレイン領域の同一平面とな る下面に設けた半導体材料で構成されるゲート層11並 びに③前記ゲート層11に設けたゲート電極12からな

るゲート領域と、を備えた薄膜トランジスタとする。



【特許請求の範囲】

【請求項1】 (4) ソース電極及びソース電気絶縁層からなるソース領域と、(v) ドレイン電極及びドレイン電気絶縁層からなるドレイン領域と、(n) 前配ソース領域と前記ドレイン領域とを結ぶ少なくとも有機半導体材料で構成される有機半導体層からなるチャネル領域と、

1

(=) ①前記ソース領域と前記ドレイン領域との間の前記 チャネル領域の下面に沿って設けたゲート電気絶縁層、 ②前記ソース領域、前記ゲート電気絶縁層及び前記ドレ イン領域の同一平面となる下面に設けた半導体材料で構 10 成されるゲート層並びに③前記ゲート層に設けたゲート 電極からなるゲート領域と、を備えたことを特徴とする 薄膜トランジスタ。

【請求項2】 ソース領域及びドレイン領域がゲート領域の一部であるゲート層の表面に配置されると共に、チャネル領域がゲート領域の一部であるゲート電気絶縁層を介して前記ゲート層の表面に配置され、ゲート領域の一部であるゲート電極が前記ゲート層の裏面に配置されることを特徴とする請求項1記載の薄膜トランジスタ。

【請求項3】 前記ゲート層が基板を兼ねることを特徴 20 とする請求項1又は2記載の薄膜トランジスタ。

【請求項4】 前記基板がガラス、プラスチック、石 英、アンドープ・シリコン (Si単結晶) 及び高ドープ・シリコン (Si単結晶) からなる群より選択される材料で構成されていることを特徴とする請求項3記載の薄膜トランジスタ。

【請求項5】 前記プラスチックがポリカーボネート、マイラー及びポリイミドからなる群から選択されることを特徴とする請求項4記載の薄膜トランジスタ。

【請求項6】 前記ゲート電極、ソース電極及びドレイン電極が、クロム(Cr)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル及び導電性ポリマとこれらの組合せよりなる群から選択される材料で構成されていることを特徴とする請求項1~5のいずれかに記載の薄膜トランジスタ。

【簡求項7】 前記ソース電極及びドレイン電極は、それぞれ、Au膜とCr膜からなる二層電極又はAu膜とPt膜からなる二層電極により構成されていることを特徴とする請求項1~6のいずれかに記載の薄膜トランジスタ。

【請求項8】 前記ゲート電極、ソース電極及びドレイン電極が、100~500nmの厚みを有することを特徴とする請求項1~7のいずれかに記載の薄膜トランジスタ。

【請求項9】 前記ゲート電気絶縁層が、二酸化ケイ 案、チタン酸パリウムストロンチウム、ジルコニウム酸 50 チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チタン酸パリウム、フッ化バリウムマグネシウム、チタン酸ピスマス、チタン酸ストロンチウムピスマス、五酸化タンタル、タンタル酸ストロンチウムピスマス、タンタル酸ニオブ酸ピスマス、二酸化チタン及び三酸化イットリウムとこれらの組合せよりなる群から選択される材料で構成されていることを特徴とする請求項1~8のいずれかに記載の薄膜トランジスタ。

2

【請求項10】 前記ゲート電気絶縁層がSi3N4、 SixNy(x、y>0)、SiONx 等の窒化ケイ 素で構成されていることを特徴とする請求項1~8のい ずれかに記載の薄膜トランジスタ。

【請求項11】 前記ゲート電気絶縁層が、10~15 0nmの厚みを有することを特徴とする請求項1~10 のいずれかに記載の薄膜トランジスタ。

【請求項12】 前記ゲート電気絶縁層が、Si3N 4、SixNy(x、y>0)、SiONx等の窒化ケイ素よりなる第2のゲート電気絶縁層とその上に設けられた二酸化ケイ案よりなる第1のゲート電気絶縁層とを有することを特徴とする請求項1~11のいずれかに記載の薄膜トランジスタ。

【請求項13】 前配第1のゲート電気絶縁層が5~5 0nmの厚みを有し、そして、前記第2のゲート電気絶 縁層が10~150nmの厚みを有することを特徴とす る請求項12記載の薄膜トランジスタ。

【請求項14】 前記第2のゲート電気絶縁層の多数の 微少間隙の内壁が酸化ケイ素の膜を少なくとも部分的に 有することを特徴とする請求項12又は13記載の薄膜 トランジスタ。

【請求項15】 前記ソース電気絶縁層とドレイン電気 絶縁層との厚みは、同等であって、前記ゲート電気絶縁 層の厚みよりも厚いことを特徴とする請求項1~14の いずれかに記載の薄膜トランジスタ。

【請求項16】 前配有機半導体材料が、①ナフタレ ン、アントラセン、テトラセン、ペンタセン、ヘキサセ ン及びそれらの誘導体よりなる群から選択されるアセン 分子材料、②フタロシアニン系化合物、アソ系化合物及 びペリレン系化合物よりなる群から選ばれる顔料及びそ の誘導体、③ヒドラゾン化合物、トリフェニルメタン化 合物、ジフェニルメタン化合物、スチルベン化合物、ア リールビニル化合物、ピラゾリン化合物、トリフェニル アミン化合物及びトリアリールアミン化合物よりなる群 から選択される低分子化合物及びその誘導体、或いは、 ④ポリーN-ビニルカルパゾール、ハロゲン化ポリーN ーピニルカルバゾール、ポリビニルピレン、ポリビニル アントラセン、ピレンホルムアルデヒド樹脂及びエチル カルバゾールホルムアルデヒド樹脂よりなる群から選択 される高分子化合物であることを特徴とする請求項1~ 15のいずれかに記載の薄膜トランジスタ。

【請求項17】 (4) ゲート層の裏面にゲート電極を形成する工程、

- (中) ゲート層の表面全体に電気絶縁層を形成する工程、
- (n) 前記電気絶縁層をスパッタリング、エッチング等の 手段によりストライブ状にパターニングしてゲート電気 絶縁層を形成する工程、
- (=) 前記ゲート電気絶縁層をマスクとして、パターニングの際に露出したゲート層の表面にソース電気絶縁層及びドレイン電気絶縁層を形成する工程、
- (*) 前記ゲート電気絶縁層をマスクとして、前記ソース 電気絶縁層及びドレイン電気絶縁層の上にそれぞれソー ス電極及びドレイン電極を形成する工程、並びに、
- (^) 前記ゲート電気絶縁層上にこれを埋めるように有機 半導体材料で有機半導体層を形成する工程、を順次有す ることを特徴とする薄膜トランジスタの製造方法。

【請求項18】 前配ゲート電気絶縁層を真空蒸着、スパッタリング、熱CVD法、ドライ酸化、ウエット酸化、塗布等の手段で形成することを特徴とする請求項17配載の薄膜トランジスタの製造方法。

【請求項19】 前記有機半導体層を蒸着、化学蒸着、 スピンコーティング、印刷、塗布及びベーキング、エレクトロポリマラインゼーション、分子ビーム付着、溶液からのセルフ・アセンブリ、並びに、これらの組合せよりなる群から選択される手段を用いて有機半導体材料で形成することを特徴とする請求項17又は18記載の薄膜トランジスタの製造方法。

【請求項20】 (イ) シリコン基板の裏面にゲート電極を形成する工程、

- (p) シリコン基板の表面全体に窒化ケイ索よりなる10 ~150nm厚の電気絶縁層を形成する工程、
- (ハ) 前記窒化ケイ索よりなる電気絶縁層をスパッタリング、エッチング等の手段を用いてストライブ状にパターニングして第2のゲート電気絶縁層を形成する工程、
- (二) 前記第2のゲート電気絶縁層を形成したシリコン基板を水素及び酸素の存在下において1000~1100℃で60~90分間加熱して、パターニングの際に露出したシリコン基板の表面を酸化することにより二酸化ケイ素よりなるソース電気絶縁層及びドレイン電気絶縁層を形成すると共に、前記第2のゲート電気絶縁層の下のシリコン基板の表面から気化してきた気体状ケイ素の酸化により生成する二酸化ケイ素で、前記微少間隙の内壁に膜を少なくとも部分的に付着させ、且つ、前記第2のゲート電気絶縁層の表面に5~50nm厚の第1のゲート電気絶縁層を形成する工程、
- (*) 前記ゲート電気絶縁層をマスクとして、前記ソース 電気絶縁層及びドレイン電気絶縁層の上にそれぞれソー ス電極及びドレイン電極を形成する工程、並びに、
- (^) 前記ゲート電気絶縁層上にこれを埋めるように有機 半導体材料で有機半導体層を形成する工程、を順次有す

ることを特徴とする薄膜トランジスタの製造方法。

【請求項21】 前記有機半導体層を蒸着、化学蒸着、 スピンコーティング、印刷、塗布及びベーキング、エレクトロポリマラインゼーション、分子ビーム付着、溶液 からのセルフ・アセンブリ、並びに、これらの組合せよ りなる群から選択される手段を用いて有機半導体材料で 形成することを特徴とする請求項20記載の薄膜トラン ジスタの製造方法。

【請求項22】 Si3N4、SixNy (x,y>0)、SiONx等の窒化ケイ素化合物よりなる $10\sim150$ nm厚の第2の電気絶縁層とその上に設けた二酸化ケイ素化合物よりなる $5\sim50$ nm厚の第1の電気絶縁層とを有することを特徴とする電気絶縁膜。

【 請求項23】 前記第2の電気絶縁層の多数の微少間隙の内壁が二酸化ケイ素化合物の膜を少なくとも部分的に有することを特徴とする請求項22記載の電気絶縁 臆

【 請求項24】(4) シリコン基板の表面にSi3N4、SixNy(x、y>0)、SiONx等の窒化ケイ素化合物よりなる10~150nm厚の第2の電気絶縁層を形成する行程、及び、

(中) 前記第2の電気絶縁層を形成したシリコン基板を水 案及び酸素の存在下において1000~1100℃で6 0~90分間加熱して、前記第2の電気絶縁層の多数の 微少間隙を通じて前記第2の電気絶縁層の下のシリコン 基板の表面から気化してきた気体状ケイ素の酸化により 生成する酸化ケイ素化合物で、前記微少間隙の内壁に膜 を少なくとも部分的に付着させ、且つ、前記第2の電気 絶縁層の表面に5~50nm厚の第1の電気絶縁層を形 成する工程、を順次有することを特徴とする電気絶縁膜 の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ、電気絶縁膜及びそれらの製造方法に関し、さらに、詳しくは、チャネル領域に有機半導体層を有する薄膜トランジスタ、そのゲート電気絶縁層として構成される電気絶縁膜、及び、それらの製造方法に関する。

[0002]

【従来の技術】薄膜トランジスタ(以下、「TFT」という。)は、アクティブ・マトリックスの液晶ディスプレイ、エレクトロルミネッセンスディスプレイ(以下、「ELディスプレイ」という。)等の駆動用スイッチング案子として広く使用されている。TFTは、電界効果型トランジスタ(以下、「FET」という。)の一例である。最もよく知られているFETは、金属酸化膜半導体FET(以下、「MOSFET」という。)であって、高速電子応用のスイッチング案子である。MOSFETは、主として、SiO2 /元素Siトランジスタのことを言う。一般的に、金属一電気絶縁体一半導体を

組合せたFETは、「MISFET」として知られてい る。TFTは、半導体層が薄膜として基板に付着された MISFETである。現在、ほとんどのTFTは、アモ ルファス・シリコンやポリシリコンを半導体層として使 用して作製されている。アモルファス・シリコンは、結 晶シリコンの安価な代替物であり、トランジスタのコス トを低減して大面積の応用例として使用するために提供 されている。アモルファス・シリコンは、移動度が 0. 1~1 c m² /V·se c 程度であり、また、ポリシリ コンは、1~10cm²/V·sec程度であって、そ れらは、結晶シリコンの移動度に対して1万分の1~1 千分の1ほどであるので、それらの応用は比較的低速の ものに限られている。ポリシリコンは、アモルファス・ シリコンに対するエキシマレーザー照射等による再結晶 化アニールにより形成される。アモルファス・シリコン の基板への成膜は、低温で行われるので結晶シリコンよ り安価であるが、アモルファス・シリコンの成膜は、プ ラズマ化学気相成膜等を必要とするので高コストとな る。ポリシリコンの成膜は、前述のようにエキシマレー ザー照射等によるアニールプロセスが必要となるので、 さらに高コストとなる。

【0003】近年、TFT用のアモルファス・シリコンやポリシリコンに代わる材料として有機半導体が再び注目を浴びている。有機トランジスタの研究は、1980年代初頭から盛んに行われ、低分子、高分子有機半導体膜の基礎的な特性が調べられた。しかしながら、有機半導体材料は、無機半導体材料に比べて低移動度、高抵抗であることから、実用的な観点においてはあまり注目されなかった。最近になって、有機材料の軽量、柔軟性の特徴を生かした携帯用電子機器の用途や液晶に代わる次でが活発に行われ始めている。

【0004】図5は、従来の薄膜トランジスタの断面図 である。図5に示される特開平10-270712号公 報に記載された発明においては、高濃度にドープしたシ リコン基板上にペンタセン有機材料を成膜してTFT動 作をさせており、0.52cm²/V·secの移動度 を実現している。しかしながら、ペンタセンで形成され た薄膜は、その薄膜の形成に真空成膜が必要であるの で、基板に対する付着力も弱く、そのために、脆弱であ 40 る。APL Vol.73, No. 1 (1998) 108によれば、C.J. Dru ry らは、基板としてポリイミドを用い、半導体材料と してPTV(ポリチエニレンピニレン)を用い、絶縁材 料としてPVP(ポリビニルフェノール)を用い、そし て、電極材料としてドープトーポリアニリンを用いて、 オール有機材料のTFTを作製することにより、3×1 0-4 cm² / V・secの電荷移動度を示すTFTを得 ている。しかしながら、このTFTの電荷移動度は、な お低く、改善の余地がまだまだ多くある。これらの事実 から、有機半導体材料を用いたTFTの移動度をアモル 50

ファス・シリコンに近いかそれ以上の移動度にするためには有機半導体材料の性能だけでなく、デバイスの構造・構成、TFT作製プロセス、これら三つのトータル性能の向上を目指すことが重要であることがわかる。

【0005】有機半導体材料は、前述の低分子化合物 (例えば、ペンタセン、金属フタロシアニン) 、短鎖オ リゴマー (例えば、n=3~8のn-チオフェン)、長 鎖ポリマー(例えば、ポリチオフェン、ポリフェニレン ピニレン) 等がある。前記長鎖ポリマーは、π共役結合 を有しているので、隣接する多重結合した原子間の原子 軌道の重なり合いによって、分子やオリゴマーおよびポ リマーに沿った電荷移動が可能になる。また、かかる長 鎖ポリマーにおいては、隣接する分子間の分子軌道の重 なり合いによっては、分子間の電荷移動が可能になる。 小分子又は短鎖オリゴマーの有機薄膜は、有機材料とし て最も高い電荷移動を示すものとして知られているが、 このような高電荷移動度を示す小分子又は短鎖オリゴマ 一は、真空蒸着によって成膜されるので、規則的に配列 された薄膜として付着される。この薄膜内の規則配列 は、軌道が重なり合い、隣接する分子間の電荷移動をも たらすと考えられている。前記長鎖ポリマーは、溶剤可 溶性であるので、スピン・コーティングやディッピング ・コーティングなど低コストの技術で成膜が可能であ り、そのために、他のものに比べてコスト的にやや有利 であるが、配列が不規則であるために電荷移動度はより 低いと予想されている。

【0006】このように、いまのところ、決定的に高い電荷移動度を有する有機半導体材料は見当たらず、今後の高電荷移動度有機材料の出現に期待するところは極めて大きい。有機材料は、熟蒸着、スピン・コーティング、ディッピング・コーティング等などによる、より安価で、容易な成膜技術でTFT用の半導体層を成膜する可能性を持っているが、それでもなお、その電荷移動度は目標とする値より低い。有機材料の典型的な電荷移動度は、小分子/短鎖オリゴマーでは、0.001~0.1 cm²/V・secである。報告されている有機半導体材料固有の最も高い移動度は、ペンタセンの薄膜の0.7 cm²/V・secである。

【0007】図5に示すように、従来の薄膜トランジスタは、基板、基板上に設けられたゲート、該ゲート(AlまたはPt/Ti)を覆う高い勝電率のBST絶縁体、該BST絶縁体上の有機半導体層(ペンタセン)、及び、該有機半導体層上にソース/ドレイン(Au)を備えている。前記高誘電率のBST絶縁体は、前記有機半導体層の電圧依存性を引き出すことができるので、ソースードレイン間に電圧を印加しておき、高誘電率のBST絶縁体を介して印加するゲート電圧によりソースードレイン間の電流値を制御することができる。

[0008]

7

【発明が解決しようとする課題】しかし、かかる従来の 薄膜トランジスタは、有機半導体層の厚みがソースード レイン間全てにわたって均一であるので、ゲート電圧の 印加による電界強度分布が不均一で散漫となり、そのた めに、トランジスタ動作のしきい電圧が大きくなるとい う問題があった。

【0009】本発明は、かかる問題を解決することを目的としている。即ち、本発明は、トランジスタ動作のしきい電圧を低減した薄膜トランジスタ、電気絶縁膜及びそれらの製造方法を低コストで提供することを目的とし 10 ている。

[0010]

【課題を解決するための手段】本発明者は、薄膜トラン ジスタ(電界効果型のトランジスタ)の動作機構につい て以下のように考察した。『ゲート電極に比較的小さい 電圧を加えるとゲート領域近傍の有機半導体層内では加 えた電圧の極性に反発する電荷のキャリアが追い払われ て空乏層が発生する。さらに、ゲート電極に大きな電圧 を加えると有機半導体層の表面近傍にキャリアが誘起さ れるようになり、もともとの表面の導電タイプがp型な らばn型、n型ならばp型に反転するようになる。いっ たん反転が生じ始めると、ゲート電極に加えられた電圧 は、反転層の電荷の増加に費やされて、空乏層の増大に は寄与しなくなるので、空乏層巾は最大値に達した後は 一定の厚みになる。このような状態で、ソースとドレイ ンとの間に電圧を加えると、キャリアは、ソース側から ドレイン側にかかった強い電界に引かれて引き抜かれ、 高速でドレインに吸収される。』

【0011】そして、本発明者は、薄膜トランジスタが 前記したような動作機構であるので、そのトランジスタ 動作のしきい電圧を低減するためには、①空乏層が発生 しやすくすること、②反転層が発生しやすくすること、 及び、③ソース側のキャリアを高速でドレイン側に吸収 させることが重要であると考えて、さらに、実験を続け て探求したところ、前記①については、空乏層が有機半 導体層に加わる電圧による電界によって制御されて、ゲ 一ト電圧、即ち、ゲート電極からゲート絶縁膜の誘電体 膜に加わる電圧が有機半導体に加わるのであるから、誘 電体膜にゲート電圧が加わり易くするためには、誘電体 膜を誘電率の高い材料で構成すると共にその厚みを薄く すればよいこと、前配②については、電荷移動度の高い 半導体材料を配置すればよいこと、そして、前記③につ いては、電荷と電界の関係で等電位面を大きくすると共 に電界密度を大きくすればよいこと、を見出して本発明 を完成するに至った。

【0012】即ち、請求項1に記載された発明は、上記目的を違成するために、(イ) ソース電極及びソース電気 絶縁層からなるソース領域と、(ロ) ドレイン電極及びドレイン電気絶縁層からなるドレイン領域と、(ハ) 前配ソース領域と前記ドレイン領域とを結ぶ少なくとも有機半 導体材料で構成される有機半導体層からなるチャネル領域と、(ニ) ①前記ソース領域と前記ドレイン領域との間の前記チャネル領域の下面に沿って設けたゲート電気絶縁層、②前記ソース領域、前記ゲート電気絶縁層及び前記ドレイン領域の同一平面となる下面に設けた半導体材料で構成されるゲート層並びに③前記ゲート層に設けたゲート電極からなるゲート領域と、を備えたことを特徴とする薄膜トランジスタである。

【0013】請求項2に記載された発明は、請求項1に記載された発明において、ソース領域及びドレイン領域がゲート領域の一部であるゲート層の表面に配置されると共に、チャネル領域がゲート領域の一部であるゲート電気絶縁層を介して前記ゲート層の表面に配置され、ゲート領域の一部であるゲート電極が前記ゲート層の裏面に配置されることを特徴とするものである。

【0014】請求項3に記載された発明は、請求項1又は2に記載された発明において、前記ゲート層が基板を 兼ねることを特徴とするものである。

【0015】請求項4に記載された発明は、請求項3に 記載された発明において、前記基板が、ガラス、プラス チック、石英、アンドープ・シリコン (Si単結晶)及 び高ドープ・シリコン (Si単結晶)からなる群より選 択される材料で構成されていることを特徴とするもので ある。

【0016】請求項5に記載された発明は、請求項4に 記載された発明において、前記プラスチックがポリカー ボネート、マイラー及びポリイミドからなる群から選択 されることを特徴とするものである。

【0017】請求項6に記載された発明は、請求項1~5のいずれかに記載された発明において、前記ゲート電極、ソース電極及びドレイン電極が、クロム(Cr)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル及び導電性ポリマとこれらの組合せよりなる群から選択された材料で構成されていることを特徴とするものである。

【0018】 請求項7に記載された発明は、請求項1~6のいずれかに記載された発明において、前記ソース電極及びドレイン電極は、Au膜とCr膜からなる二層電極又はAu膜とPt膜からなる二層電極により構成されていることを特徴とするものである。

【0019】請求項8に記載された発明は、請求項1~7のいずれかに記載された発明において、前記ゲート電極、ソース電極及びドレイン電極が100~500nmの厚みを有することを特徴とするものである。

【0020】請求項9に記載された発明は、請求項1~ 8のいずれかに記載された発明において、前記ゲート電 気絶縁層が、二酸化ケイ素、チタン酸バリウムストロン チウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チタン酸バリウム、フッ化バリウムマグネシウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス、五酸化タンタル、タンタル酸ニオブ酸ビスマス、二酸化チタン及び三酸化イットリウムとこれらの組合せよりなる群から選択される材料で構成されていることを特徴とするものである。

【0021】請求項10に記載された発明は、請求項1~8のいずれかに記載された発明において、前記ゲート電気絶縁層がSi3N4、SixNy(x、y>0)、SiONx 等の窒化ケイ案で構成されていることを特徴とするものである。

【0022】 請求項11に記載された発明は、請求項1~10のいずれかに記載された発明において、前記ゲート電気絶縁層が10~150nmの厚みを有することを特徴とするものである。

【0023】請求項12に記載された発明は、請求項1~11のいずれかに記載された発明において、前配ゲー 20ト電気絶縁層がSi3N4、SixNy(x、y> 0)、SiONx等の窒化ケイ素よりなる第2のゲート電気絶縁層とその上に股けられた二酸化ケイ素よりなる第1のゲート電気絶縁層とを有することを特徴とするものである。

【0024】請求項13に記載された発明は、請求項12に記載された発明において、前記第1のゲート電気絶縁層が5~50nmの厚みを有し、そして、前記第2のゲート電気絶縁層が10~150nmの厚みを有することを特徴とするものである。

【0025】 請求項14に記載された発明は、請求項1 2又は13に記載された発明において、前配第2のゲー ト電気絶縁層の多数の微少間隙の内壁が酸化ケイ素の膜 を少なくとも部分的に有することを特徴とするものであ る。

【0026】請求項15に記載された発明は、請求項1~14のいずれかに記載された発明において、前配ソース電気絶縁層とドレイン電気絶縁層との厚みは、同等であって、前配ゲート電気絶縁層の厚みよりも厚いことを特徴とするものである。

【0027】請求項16に記載された発明は、請求項1~15のいずれかに記載された発明において、前記有機半導体材料が、①ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、②フタロシアニン系化合物、アゾ系化合物及びペリレン系化合物よりなる群から選ばれる顔料及びその誘導体、③ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物及びトリアリー 50

ルアミン化合物よりなる群から選択される低分子化合物 及びその誘導体、或いは、④ポリーNービニルカルバソ ール、ハロゲン化ポリーNービニルカルバゾール、ポリ ビニルピレン、ポリビニルアントラセン、ピレンホルム アルデヒド樹脂及びエチルカルバソールホルムアルデヒ ド樹脂よりなる群から選択される高分子化合物であることを特徴とするものである。

10

【0028】請求項17に記載された発明は、(4) ゲート層の裏面にゲート電極を形成する工程、(n) ゲート層の裏面にゲート電極を形成する工程、(n) 前記電気 絶縁層をスパッタリング、エッチング等の手段によりストライブ状にパターニングしてゲート電気絶縁層をマスクとして、がターニングの際に露出したゲート層の表面にソース電気 絶縁層及びドレイン電気 絶縁層を形成する工程、(ま) 前記ゲート電気絶縁層をマスクとして、前記ソース電気 絶縁層及びドレイン電気 絶縁層の上にそれぞれソース電極及びドレイン電極を形成する工程、並びに、(^) 前記ゲート電気絶縁層上にこれを埋めるように有機半導体材料で有機半導体層を形成する工程、を順次有することを特徴とする薄膜トランジスタの製造方法である。

【0029】請求項18に記載された発明は、請求項17に記載された発明において、前記ゲート電気絶縁層を 真空蒸着、スパッタリング、熱CVD法、ドライ酸化、 ウエット酸化、塗布等の手段で形成することを特徴とするものである。

【0030】 請求項19に配載された発明は、請求項17以は18に配載された発明において、前配有機半導体層を蒸着、化学蒸着、スピンコーティング、印刷、塗布及びベーキング、エレクトロポリマラインゼーション、分子ビーム付着、溶液からのセルフ・アセンブリ、並びに、これらの組合せよりなる群から選択される手段を用いて有機半導体材料で形成することを特徴とするものである。

【0031】請求項20に記載された発明は、(4)シリ コン基板の裏面にゲート電極を形成する工程、(ロ) シリ コン基板の表面全体に窒化ケイ索よりなる10~150 nm厚の電気絶縁層を形成する工程、(n) 前記窒化ケイ 案よりなる電気絶縁層をスパッタリング、エッチング等 の手段を用いてストライプ状にパターニングして第2の ゲート電気絶縁層を形成する工程、(=) 前配第2のゲー ト電気絶縁層を形成したシリコン基板を水素及び酸素の 存在下において1000~1100℃で60~90分間 加熱して、パターニングの際に露出したシリコン基板の 表面を酸化することにより二酸化ケイ素よりなるソース 電気絶縁層及びドレイン電気絶縁層を形成すると共に、 前記第2のゲート電気絶縁層の多数の微少間隙を通じて 前配第2のゲート電気絶縁層の下のシリコン基板の表面 から気化してきた気体状ケイ素の酸化により生成する二 酸化ケイ素で、前配微少間隙の内壁に膜を少なくとも部

12

分的に付着させ、且つ、前記第2のゲート電気絶縁層の 表面に5~50nm厚の第1のゲート電気絶縁層を形成 する工程、(は)前記ゲート電気絶縁層をマスクとして、 前記ソース電気絶縁層及びドレイン電気絶縁層の上にそ れぞれソース電極及びドレイン電極を形成する工程、並 びに、(^)前記ゲート電気絶縁層上にこれを埋めるよう に有機半導体材料で有機半導体層を形成する工程、を順 次有することを特徴とする薄膜トランジスタの製造方法 である。

【0032】請求項21に記載された発明は、請求項20に記載された発明において、前記有機半導体層を蒸着、化学蒸着、スピンコーティング、印刷、塗布及びベーキング、エレクトロポリマラインゼーション、分子ピーム付着、溶液からのセルフ・アセンブリ、並びに、これらの組合せよりなる群から選択される手段を用いて有機半導体材料で形成することを特徴とするものである。

【0033】請求項22に記載された発明は、Si3N4、SixNy(x,y>0)、<math>SiONx等の窒化ケイ素化合物よりなる $10\sim150$ nm厚の第2の電気絶縁層とその上に設けた二酸化ケイ素化合物よりなる $5\sim20$ 0 nm厚の第1の電気絶縁層とで構成したことを特徴とする電気絶縁膜である。

【0034】請求項23に記載された発明は、請求項20に記載された発明において、前記第2の電気絶縁層の多数の微少間隙の内壁が二酸化ケイ素化合物の膜を少なく有することを特徴とするものである。

【0035】 請求項24に記載された発明は、(4) シリコン基板の表面にSi3N4、SixNy(x、y>0)、SiONx等の窒化ケイ素化合物よりなる10~150nm厚の第2の電気絶縁層を形成したシリコン基板を水素及び酸素の存在下において1000~1100℃で60~90分間加熱して、前記第2の電気絶縁層の多数の微少間隙を通じて前記第2の電気絶縁層の下のシリコン基板の表面から気化してきた気体状ケイ素の酸化により生成する酸化ケイ素化合物で、前記微少間隙の内壁に膜を少なくとも部分的に付着させ、且つ、前記第2の電気絶縁層の表面に5~50nm厚の第1の電気絶縁層を形成する工程、を順次有することを特徴とする電気絶縁膜の製造方法である。

[0036]

【発明の実施の形態】図2は、本発明の一実施の形態を示す薄膜トランジスタの製造工程を示す説明図である。図3は、本発明の製造例により制作された薄膜トランジスタの性能を測定したグラフである。図4は、本発明の他の一実施の形態を示す薄膜トランジスタの断面図である。

【0037】本発明の薄膜トランジスタは、(4) ソース 電極16及びソース電気絶縁層14からなるソース領域 と、(p) ドレイン電極17及びドレイン電気絶縁層15 からなるドレイン領域と、(ハ) 前記ソース領域と前記ドレイン領域とを結ぶ少なくとも有機半導体材料で構成される有機半導体層18からなるチャネル領域と、(ニ)①前記ソース領域と前記ドレイン領域との間の前記チャネル領域の下面に沿って設けたゲート電気絶縁層13及び前記ドレイン領域の同一平面となる下面に設けた半導体材料で構成されるゲート層11並びに③前記ゲート層11に設けたゲート電極12からなるゲート領域と、を備えている。

【0038】本発明の薄膜トランジスタは、このような 構成を有しているので、ゲート電極12に比較的小さい 電圧を加えると、ゲート領域近傍の有機半導体層 18内 におけるゲート電気絶縁層13の近傍では、加えた電圧 の極性に反発する電荷のキャリアが追い払われて空乏層 が発生する。さらに、大きな電圧を加えると有機半導体 層18のゲート電気絶縁層13表面近傍に発生した空乏 層にキャリアが誘起されるようになり、もともとの有機 半導体層18の導電タイプがp型ならばn型、n型なら ばp型に反転するようになる。いったん反転が生じ始め るとゲート電極12に加えられた電圧は、反転層の電荷 の増加に費やされて、空乏層の増大には寄与しなくな る。即ち、空乏層巾は最大値に達した後は一定の厚みに なる。このような状態で、ソース領域(14、16)と ドレイン領域(15、17)間に電圧を加えてやればソ ース側からドレイン側にかかった強い電界に引かれて、 反転層中のキャリアを引き抜くことができ、高速でドレ インに吸収される。したがって、本発明の薄膜トランジ スタは、トランジスタ動作のしきい電圧を低減したもの とすることができる。

【0039】本発明においては、そのソース領域及びドレイン領域がゲート領域の一部であるゲート層11の表面に配置されると共に、チャネル領域がゲート領域の一部であるゲート電気絶縁層13を介して前配ゲート層11の表面に配置され、また、そのゲート領域の一部であるゲート電極12が前記ゲート層11の裏面に配置されているので、ソース電極16とゲート電極12との間或いはドレイン電極17とゲート電極12との間のリーク電流を抑制することができる。

【0040】本発明の薄膜トランジスタにおいて、そのしきい電圧をいっそう低減するためには、①ゲート電気 絶縁層13を窒化ケイ素で形成して空乏層を発生しやすくすること、②電圧を印加しやすくするためにゲート電気絶縁層13を薄くして反転層が発生しやすくすること、③反転層中に発生したソース側のキャリアを高速でドレイン側に吸収させるべく、ゲート電気絶縁層13とソース電気絶縁層14/ドレイン電気絶縁層13をツース電気絶縁層14/ドレイン電気絶縁層13をツース電気絶縁層14/ドレイン電気絶縁層15よりも薄くすることが好ましく、また、ゲート電気絶縁層13を窒化ケ

イ案で形成すると共にソース電気絶縁層14/ドレイン 電気絶縁層15を二酸化ケイ案で形成することが好ましい。ちなみに、SiO2の誘電率は3.9であり、また、Si3N4の誘電率は7.5である。

【0041】前記ゲート層11は基板を兼ねることができる。このような基板は、例えば、ガラス、プラスチック、石英、アンドープ・シリコン(Si単結晶)及び高ドープ・シリコン(Si単結晶)からなる群より選択される材料で構成される。前記プラスチックは、例えば、ポリカーボネート、マイラー及びポリイミドからなる群から選択される。このように、前記ゲート層11が基板を兼ねるので、ゲート電気絶縁層13に印加する電圧のゲート電気絶縁層13内における均一化が図れる。

【0042】前記ゲート電極12、ソース電極16及び ドレイン電極17は、例えば、クロム (Cr)、チタン (Ti)、銅(Cu)、アルミニウム(Al)、モリブ デン (Mo) 、タングステン (W) 、ニッケル (N i)、金(Au)、パラジウム(Pd)、白金(P t)、銀(Ag)、錫(Sn)、導電性ポリアニリン、 導電性ポリピロール、導電性ポリチアジル及び導電性ポ 20 リマとこれらの組合せよりなる群から選択される材料で 構成される。前記ゲート電極12、ソース電極16及び ドレイン電極17は、上記金属で構成すると接触抵抗を 低減して電気特性を改善することができる。前配ゲート 電極12、ソース電極16及びドレイン電極17の厚み は、好ましくは、30~500nmである。そして、前 記ゲート電極12、ソース電極16及びドレイン電極1 7は、例えば、蒸着、スパッタリング、化学蒸着、電 着、無電解メッキ、スピンコーティング、印刷、塗布よ りなる群から選択された手段を用いて形成される。

【0043】前記ゲート電極12、前記ソース電極16 及びドレイン電極17は、好ましくは、Au膜とCr膜との二層電極又はAu膜とPt膜との二層電極により構成される。このように前記ゲート電極12、前記ソース電極16及びドレイン電極17を二層電極で構成すると接触抵抗をいっそう低減して電気特性を改善することができ、また、それらの電極剝を剝がれにくくし、そのために、歩留まりが向上する。

【0044】前記ゲート電極12、ソース電極16及び ドレイン電極17は、好ましくは、30~500nmの 40 厚みを有する。

【0045】前記ゲート電気絶縁層13は、例えば、絶縁体はシリコン酸化物、シリコン窒化物、チタン酸化物、バリウム酸化物、ストロンチウム酸化物、ジルコニウム酸化物、鉛酸化物、ランタン酸化物、フッ素酸化物、マグネシウム酸化物、ビスマス酸化物、タンタル酸化物及びニオブ酸化物であるが、具体的には、二酸化ケイ素、チタン酸バリウムストロンチウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛ランタン、チタン酸ストロンチウム、チタン酸バ 50

リウム、フッ化バリウムマグネシウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス、五酸化タンタル、タンタル酸ストロンチウムビスマス、タンタル酸ニオブ酸ビスマス、二酸化チタン及び三酸化イットリウムとこれらの組合せよりなる群から選択される材料で構成され、好ましくは、Si3N4、SixNy(x、y>0)、SiONx 等の窒化ケイ素で構成される。

14

【0046】また、前記ゲート電気絶縁層13は、アル コキシド金属を含む前駆物質でも形成される。このよう な金属酸化物よりなるゲート電気絶縁層13は、アルコ キシド金属を含む前駆物質の溶液を例えば基板に被覆 し、これを熱処理することを含む化学溶液処理をするこ とにより形成される。前記金属は、例えば、遷移金属、 ランタノイド、又は、主族元素から選択され、具体的に は、バリウム(Ba)、ストロンチウム(Sr)、チタ ン(Ti)、ビスマス(Bi)、タンタル(Ta)、ジ ルコン(2r)、鉄(Fe)、ニッケル(Ni)、マン ガン (Mn)、鉛 (Pb)、ランタン (La)、リチウ ム(Li)、ナトリウム(Na)、カリウム(K)、ル ビジウム (Rb)、セシウム (Cs)、フランシウム (Fr) ベリリウム (Be) マグネシウム (Mg)、カ ルシウム (Ca)、ニオブ(Nb)、タリウム (T1)、 水銀(Hg)、銅(Cu)、コバルト(Co)、ロジウ ム (Rh) 、スカンジウム (Sc) 及びイットリウム (Y) よりなる群から選択される。前記、アルコキシド は、メタノール、エタノール、プロパノール、イソプロ パノール、ブタソール、イソブタノールを含むアルコー ルから誘導され、メトキシエタノール、エトキシエタノ ール、プロポキシエタノール、ブトキシエタノール、ペ ントキシエタノール、ヘプトキシエタノール、メトキシ プロパノール、エトキシプロパノール、プロポキシプロ パノール、ブトキシプロパノール、ペントキシプロパノ ール、ヘプトキシプロパノールを含むアルコキシアルコ ールから誘導される。

【0047】ゲート電気絶縁層13を上記したような材料で構成すると、ゲート電気絶縁層中に空乏層が発生しやすくなり、トランジスタ動作のしきい電圧を低減することとなる。また、ゲート電気絶縁層13をSi3N4、SixNy(x、y>0)、SiONx等の窒化ケイ素で構成すると、ゲート電気絶縁層中に空乏層がいっそう発生しやすくなり、トランジスタ動作のしきい電圧をさらに低減させることとなる。

【0048】そして、前記ゲート電気絶縁届13は、好ましくは、10~150nmの厚みを有し、例えば、真空蒸着、スパッタリング、熱CVD法、等の手段を用いて形成される。

【0049】本発明においては、ゲート電気絶縁層13は、さらに好ましくは、Si3N4、SixNy(x、y>0)、<math>SiONx等の窒化ケイ素よりなる第20ゲート電気絶縁層13bとその上に設けられた二酸化ケ

イ案よりなる第1のゲート電気絶縁層13aとで構成される。前記第1のゲート電気絶縁層13aは、好ましくは、5~50nmの厚みを有し、また、前記第2のゲート電気絶縁層13bは、好ましくは、10~150nmの厚みを有している。前記第2のゲート電気絶縁層13bの多数の微少間隙の内壁は、好ましくは、酸化ケイ素の膜を少なくとも部分的に有している。

【0050】このように、ゲート電気絶縁層を二層にすることによって、下地に形成された薄い窒化ケイ案よりなる第2のゲート電気絶縁層13bにピンホールがあった場合であっても上層に形成された二酸化ケイ案よりなる第1のゲート電気絶縁層13aによって覆われるので、有機半導体層18とゲート電気絶縁層13間に発生する可能性のあるリーク電流を抑制することができ、そのために、トランジスタ動作のしきい電圧を低減したものとすることができる。

【0051】また、二酸化ケイ素(SiO2)膜とSi3N4、SixNy(x、y>0)、SiONx等の窒化ケイ素とを含み、それらの膜厚を数1000オングストロームから1ミクロン程度と比較的厚くしたので、膜中のトラップ準位によって観測されるPooleーFrenkel電流は見られず、また、トンネル現象によるトンネル電流や絶縁膜中の空間電荷電流さらに絶縁膜中における浅いトラップ準位によるホッピング電流を抑えることができ、そのために、絶縁耐圧を決める支配的な要因を膜厚だけとみなせることになり、トランジスタ動作のための電圧が制御し易くなる。

【0052】さらに、前配第2のゲート電気絶縁層13bの多数の微少間隙の内壁に酸化ケイ案の膜を少なくとも部分的に有し、かかる酸化ケイ素の膜がアンカー効果 30を奏するので、窒化ケイ案よりなる第2のゲート電気絶縁層13bの上に設けられた二酸化ケイ案よりなる第1のゲート電気絶縁層13aが第2のゲート電気絶縁層13bから剝離しにくくなる。

【0053】本発明によれば、前記ソース電気絶縁層14とドレイン電気絶縁層15との厚みは、好ましくは、同等であって、前記ゲート電気絶縁層13の厚みよりも厚いものとする。このように、前記ソース電気絶縁層14とドレイン電気絶縁層15との厚みが、同等であって、前記ゲート電気絶縁層15との厚みが、同等であって、前記ゲート電気絶縁層13の厚みよりも厚いものとすると、ゲート領域直下にかかる電界が均一にすることができるのでチャネル領域で空乏層の発生制御がし易くなり、また、電子がソースードレイン間の強い電界に高速で引かれてドレイン領域に吸収され易くなる。それらのために、トランジスタ動作のしきい電圧を低減したものとすることができる。

【0054】前記有機半導体層18を構成する有機半導体材料は、例えば、①ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、②フタロシア 50

ニン系化合物、アン系化合物及びペリレン系化合物より なる群から選ばれる顔料及びその誘導体、③ヒドラソン 化合物、トリフェニルメタン化合物、ジフェニルメタン 化合物、スチルベン化合物、アリールビニル化合物、ピ ラゾリン化合物、トリフェニルアミン化合物及びトリア リールアミン化合物よりなる群から選択される低分子化 合物及びその誘導体、或いは、④ポリーNービニルカル パゾール、ハロゲン化ポリーN-ピニルカルパソール、 ポリビニルピレン、ポリビニルアントラセン、ピレンホ ルムアルデヒド樹脂及びエチルカルバゾールホルムアル デヒド樹脂よりなる群から選択される髙分子化合物であ る。また、前記半導体層18を構成する有機半導体材料 は、フルオレノン系、ジフェノキノン系、ベンソキノン 系、アントラキノン系、インデノン系、ポリチオフェン 系及びポリフェニレンビニレン系化合物であってもかま わない。

16

【0055】前記有機半導体層18は、蒸着、化学蒸着、スピンコーティング、印刷、塗布及びベーキング、エレクトロポリマラインゼーション、分子ビーム付着、溶液からのセルフ・アセンブリ、並びに、これらの組合せよりなる群から選択される手段を用いて前記したような有機半導体材料で形成される。

【0056】(I) 本発明の薄膜トランジスタの製造例

本発明の薄膜トランジスタは、図2に示されるように、(イ)ゲート層11の裏面にゲート電極を形成する工程、(ロ)ゲート層11の表面全体に電気絶縁層(13)をスパッタリング、エッチング等の手段によりストライプ状にパターニングしてゲート電気絶縁層13を形成する工程、(ニ)前配ゲート電気絶縁層13をマスクとして、パターニングの際に露出したゲート層11の表面にソース電気絶縁層14及びドレイン電気絶縁層15を形成する工程、(は)前配ゲート電気絶縁層13をマスクとして、前配ソース電気絶縁層13をマスクとして、前配ソース電気絶縁層13を平スクとして、前配ソース電気絶縁層16及びドレイン電気絶縁層15の上にそれぞれソース電極16及びドレイン電極17を形成する工程、並びに、(ハ)前配ゲート電気絶縁層13上にこれを埋めるように有機半導体材料で有機半導体層18を

【0057】前配本発明の薄膜トランジスタの製造例1 の各製造工程は、好ましくは、次のように具体化される。

形成する工程、を順次経て製造される。

・前配(イ) 工程

基板の裏面にアルミニウム膜を真空蒸着、スパッタリング等の手段により成膜して1μ厚のゲート電極12を形成する[図2(A)]。

·前記(p) 工程

基板の表面の全面に、例えば、温度を 750~900 ℃、時間を 30~45分程度として、Si3N4 膜を約 500 Åの膜厚で成膜し、次に、アルゴンガスを用いた スパッタリング法やCF4等を用いた反応性イオンエッチング等によりストライブ状にパターニングしてゲート電気絶縁層13を形成する[図2(B)]。

・前記(ハ) 工程

残存するゲート電気絶縁層13をマスクとして、露出したシリコン基板表面を例えば温度1000℃から1100℃、時間が60分から90分でパイロ酸化法によりSiO2 膜を1μ厚に成膜する。これにより、ソース電気絶縁層14とドレイン電気絶縁層15が形成される[図2(C)]。

・前記(=) 工程

Cr 膜とA u 膜とをメタルマスクを用いて蒸着してCr 膜とA u 膜との二層構造から成るソース電極とドレイン 電極とを形成する [図2 (D)]。

・前記(ホ) 工程

ソース領域(14、16)とドレイン領域(15、17)の間のゲート電気絶縁層13上を有機半導体材料で埋めるようにして配置したメタルマスクを用いて、例えば、有機半導体であるポリアルキルチオフェンをスピンコートにより約3000rpmで1000~3000Å20の厚みに成膜して有機半導体層18を形成する[図2(E)]

【0058】前記ポリチオフェンに代表される π 共役系 導電性髙分子は、通常は、不溶不融のポリマーであるの で、その構造解析は限られた手段でしか行われていな い。そこで、ポリチオフェンの側鎖にアルキル基などを 導入することによって、一般的な溶媒への溶解性、加工 性及び安定性が大きく向上することが知られている。ポ リアルキルチオフェンは、結合位置による位置規則性が 存在しており、この中でもhead-to-tail(頭-尾)結合を 有するユニットでは、立体障害が小さいため、head-tohead (頭-頭) 結合を有するユニットに比べて、電気伝導 度が優れたものとなることが知られている。有機半導体 層18に前記ポリアリキルチオフェン以外のπ共役系導 電性高分子を用いても良いことは言うまでもない。有機 半導体層18を水分や空気から保護するための、図示し ない封止処理を施した後に、本発明による薄膜トランジ スタが完成する。

【0059】(II)本発明の薄膜トランジスタの製造例2

本発明の薄膜トランジスタは、(イ) シリコン基板11の 裏面にゲート電極12を形成する工程、(□) シリコン基 板11の表面全体に窒化ケイ素よりなる電気絶縁層(1 3 a) を形成する工程、(ハ) 前記窒化ケイ素よりなる電 気絶縁層(13b)をスパッタリング、エッチング等の 手段を用いてストライブ状にパターニングして10~1 50nm厚の第2のゲート電気絶縁層13bを形成する 工程、(ニ) 前記第2のゲート電気絶縁層13bを形成し たシリコン基板11を水素及び酸素の存在下において1 000~1100℃で60~90分間加熱して、パター ニングの際に露出したシリコン基板の表面を酸化することにより二酸化ケイ素よりなるソース電気絶縁層14及びドレイン電気絶縁層15を形成すると共に、前配第2のゲート電気絶縁層13bの多数の微少間隙を通じて前記第2のゲート電気絶縁層13bの下のシリコン基板11の表面から気化してきた気体状ケイ素の酸化により生成する二酸化ケイ素で、前記微少間隙の内壁に膜を少なくとも部分的に付着させ、且つ、前記第2のゲート電気絶縁層13bの表面に5~10nm厚の第1のゲート電気絶縁層13bの表面に5~10nm厚の第1のゲート電気絶縁層13をマスクとして、前記ソース電気絶縁層14及びドレイン電気絶縁層15の上にそれぞれソース電極16及びドレイン電極17を形成する工程、並びに、(^)

18

【0060】前記本発明の薄膜トランジスタの製造例2 の各製造工程は、好ましくは、次のように具体化される。

前記ゲート電気絶縁層13上にこれを埋めるように有機

半導体材料で有機半導体層18を形成する工程、を順次

・前記(イ) 工程

経て製造される。

N型或いはP型シリコン基板 1 1、例えば、比抵抗 0. 0 1 Ω・c mの単結晶 S i (0 0 1) 基板の裏面にアルミニウム膜を真空蒸発、スパッタリング等の手段により成膜して 1 μ厚のゲート電極 1 2を形成する [図 2 (A)]。

·前記(n) 工程

シリコン基板11の表面の全面に、例えば、温度を700~900℃、時間を20~40分程度としたジクロロシラン (SiH2Cl2)とアンモニア (NH3)を用いた熱CVD法などの化学気相法によりSi3N4膜を100~1500Åの膜厚で成膜し、次に、アルゴンガスを用いたスパッタリング法やC2F6、CF4やCHF3等を用いた反応性イオンエッチング等によりストライブ状にパターニングしてゲート電気絶縁層13を形成する[図2(B)]。

・前記(^) 工程

前記第2のゲート電気絶縁層13bを形成したシリコン基板11を水案及び酸素の存在下において1000~1100℃で60~90分間加熱して、パターニングの際に露出したシリコン基板の表面を酸化することにより二酸化ケイ素よりなる300~1000nm厚のソース電気絶縁層14及びドレイン電気絶縁層15を形成すると共に、前記第2のゲート電気絶縁層13bの多数の微少間隙を通じて前記第2のゲート電気絶縁層13bの多数の微少りコン基板11の表面から気化してきた気体状ケイ素の酸化により生成する二酸化ケイ素で、前記微少間隙の内壁に膜を少なくとも部分的に付着させ、且つ、前記第2のゲート電気絶縁層13bの表面に5~10nm厚の第1のゲート電気絶縁層13aを形成する[図2

(C)、図4]。

・前記(二) 工程

Cr膜とAu膜とをメタルマスクを用いて蒸着してCr 膜とAu膜との二層構造から成るソース電極とドレイン 電極とを形成する[図2(D)]。

・前記(ホ) 工程

ソース領域(14、16)とドレイン領域(15、17)の間のゲート電気絶縁層13上を有機半導体材料で埋めるようにして配置したメタルマスクを用いて、例えば、有機半導体であるポリアルキルチオフェンをスピンコートにより約3000rpmで1000~3000Å10の厚みに成膜して有機半導体層18を形成する[図2(E)]。

【0061】本発明の電気絶縁膜13は、Si3N4、SixNy(x、y>0)、SiONx等の窒化ケイ素化合物よりなる10~150nm厚の第2の電気絶縁層13bとその上に散けた二酸化ケイ素化合物よりなる5~10nm厚の第1の電気絶縁層13aとを有している。そして、前配第2の電気絶縁層13aの多数の微少間隙の内壁は、好ましくは、二酸化ケイ素化合物の膜を少なくとも部分的に有している。

【0062】このような電気絶縁膜13は、(イ)シリコン基板11の表面にSi3N4、SixNy(x、y>0)、SiONx等の窒化ケイ案化合物よりなる10~150nm厚の第2の電気絶縁層13aを形成する行程、及び、(ロ)前記第2の電気絶縁層13aを形成したシリコン基板11を水素及び酸案の存在下において1000~1100℃で60~90分間加熱して、前配第2の電気絶縁層13aの多数の微少間隙を通じて前配第2の電気絶縁層13aの下のシリコン基板11の表面から気化してきた気体状ケイ案の酸化により生成する酸化ケイ案化合物で、前記微少間隙の内壁に膜を少なくとも部分的に付着させ、且つ、前配第2の電気絶縁層13bの表面に5~10nm厚の第1の電気絶縁層13aを形成する工程、を順次経て製造される。

【0063】図3は、本発明の製造例により制作された 薄膜トランジスタの性能、即ち、静特性(Vsd-Is d特性)を測定したグラフであるが、このグラフにより 本発明の薄膜トランジスタの基本動作が確認できてい る。図中、ソースードレイン電圧並びにソースードレイ ン電流は任意単位である。

[0064]

【発明の効果】 (1) 請求項1, 17~19に記載された発明によれば、トランジスタ動作のしきい電圧を低減したものとすることができる。

- (2) 請求項2に記載された発明によれば、ソース電極とゲート電極との間或いはドレイン電極とゲート電極との間のリーク電流を抑制することができる。
- (3) 請求項3~5に記載された発明によれば、ゲート電気絶縁層に印加する電圧のゲート電気絶縁層内における均一化が図れる。

【0065】(4) 請求項6,8に配載された発明によれば、ゲート電極、ソース電極及びドレイン電極の接触抵抗を低減して電気特性を改善することができる。

20

- (5) 請求項7に記載された発明によれば、ゲート電極、ソース電極及びドレイン電極の接触抵抗をいっそう低減して電気特性を改善することができ、また、それらの電極を剥がれにくくし、そのために、歩留まりを向上させることができる。
- (6) 請求項9,11に記載された発明によれば、ゲート電気絶縁層中に空乏層が発生しやすくなり、トランジスタ動作のしきい電圧を低減することとなる。

【0066】(7) 請求項10に記載された発明によれば、ゲート電気絶縁層中に空乏層がいっそう発生しやすくなり、トランジスタ動作のしきい電圧をさらに低減することとなる。

(8) 請求項12~14,20~21に記載された発明によれば、ゲート電気絶縁層を二層にすることによって、下地に形成された薄い窒化ケイ案よりなる第2のゲート電気絶縁層にピンホールがあった場合であっても上層に形成された二酸化ケイ案よりなる第1のゲート電気絶縁層によって覆われるので、有機半導体層とゲート電気絶縁層間に発生する可能性のあるリーク電流を抑制することができ、そのために、トランジスタ動作のしきい電圧をさらに低減したものとすることができ、また、第2のゲート電気絶縁層の多数の微少間隙の内壁に酸化ケイ素の膜を少なくとも部分的に有し、かかる酸化ケイ素の膜がアンカー効果を奏するので、窒化ケイ素よりなる第2のゲート電気絶縁層の上に設けられた二酸化ケイ素よりなる第1のゲート電気絶縁層が第2のゲート電気絶縁層があり動雕しにくくなる。

【0067】(9) 請求項15に記載された発明によれば、ゲート領域直下にかかる電界が均一にすることができるのでチャネル領域で空乏層の発生制御がし易くなり、また、電子がソースードレイン間の強い電界に高速で引かれてドレイン領域に吸収され易くなる。それらのために、トランジスタ動作のしきい電圧を低減したものとすることができる。

(10) 請求項16に記載された発明によれば、有機半導体材料が、①ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン及びそれらの誘導体よりなる群から選択されるアセン分子材料、②フタロシアニン系化合物、アゾ系化合物及びペリレン系化合物よりなる群から選ばれる顔料及びその誘導体、③ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物及びトリアリールアミン化合物よりなる群から選択される低分子化合物及びその誘導体、或いは、④ポリーNービニルカルバゾール、ハロゲン化ポリーNービニルカルバゾール、パロゲン化ポリーNービニルカルバゾール、パロゲン化ポリーNービニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルム

アルデヒド樹脂及びエチルカルパソールホルムアルデヒ ド樹脂よりなる群から選択される高分子化合物などを具 体的に示したので、本発明が実施しやすい。

【0068】(11) 請求項22~24に記載された発明によれば、下地に形成された薄い窒化ケイ案よりなる第2のゲート電気絶縁層にピンホールがあった場合であっても上層に形成された二酸化ケイ案よりなる第1のゲート電気絶縁層によって覆われるので、有機半導体層とゲート電気絶縁層間に発生する可能性のあるリーク電流を抑制することができ、そのために、トランジスタ動作のしきい電圧をさらに低減したものとすることができ、また、第2のゲート電気絶縁層の多数の微少間隙の内壁に酸化ケイ案の膜を少なくとも部分的に有し、かかる酸化ケイ案の膜がアンカー効果を奏するので、窒化ケイ素よりなる第2のゲート電気絶縁層が第2のゲート電気絶縁層が第2のゲート電気絶縁層が第2のゲート電気絶縁層が第2のゲート電気絶縁層が第2のゲート電気絶縁層から剥離しにくくなる。

【図面の簡単な説明】

【図1】本発明の一実施の形態を示す薄膜トランジスタ

の断面図である。

【図2】本発明の一実施の形態を示す薄膜トランジスタの製造工程を示す説明図である。

22


【図3】本発明の製造例により制作された薄膜トランジ スタの性能を測定したグラフである。

【図4】本発明の他の一実施の形態を示す薄膜トランジスタの断面図である。


【図 5 】従来の薄膜トランジスタの断面図である。 【符号の説明】

- 11 ゲート屬 (基板)
- 12 ゲート電極
- 13 ゲート電気絶縁層
- 13a 第1のゲート電気絶縁層
- 13b 第2のゲート電気絶縁層
- 14 ソース電気絶縁層
- 15 ドレイン電気絶縁層
- 16 ソース電極
- 17 ドレイン電極
- 18 有機半導体層


【図1】





[図3]



【図2】







フロントページの続き